Проект DS_DMA¶

Назначение¶

Разработка контроллера шины PCI Express для ПЛИС Virtex 5, Virtex 6, Artix 7 фирмы Xilix.

English version

Основные свойства¶

Шина PCI Express 1.1 x1,x4,x8 или 2.0 x4
Два адресных пространства: BAR0, BAR1
Доступ к регистрам возможен только одиночными 32-х разрядными командами
Локальная шина 64 разряда, 250 МГц
Два независимых двунаправленных канала DMA
Канал DMA работает только в режиме SCATTER-GATHER
Минимальный блок данных для канала DMA - 4 kB
Дескрипторы объединены в блок дескрипторов. Максимальное число дескрипторов в блоке - 63
Канал DMA использует 40 разрядные адреса

Описание¶

Структурная схема

Адресное пространство

Регистры управления

Алгоритмы основных операций

IP Core¶

pcie_core64_m1 - PCI Express v1.1 x8, Virtex 5, локальная шина 64 разряда
pcie_core64_m4 - PCI Express v2.0 x4, Virtex 6, локальная шина 64 разряда
pcie_core64_m6 - PCI Express v1.1 x1, Spartan 6, локальная шина 64 разряда
pcie_core64_m10 - PCI Express v2.0 x4, Artix 7, локальная шина 64 разряда

Проекты¶

Проекты ADM

ambpex5_v20_sx50t_core - pcie_core64_m1 на модуле AMBPEX5 (Virtex 5)

ml605_lx240t_core - pcie_core64_m4 на модуле ML605 (Virtex 6)

sp605_lx45t_core - pcie_core64_m6 на модуле SP605 (Spartan 6)

ac701_a200t_core - pcie_core64_m10 на модуле AC701 (Artix 7)

Проекты Wishbone

sp605_lx45t_wishbone - pcie_core64_m6 на модуле SP605 (Spartan 6)

ambpex5_sx50t_wishbone - pcie_core64_m1 на модуле AMBPEX5 (Virtex 5) - PCI Express v1.1 x8

Программное обеспечение¶

Скорость обмена данными¶

Доступ к исходным текстам¶

Доступ к исходным текстам возможен через Subversion: http://opencores.org/ocsvn/pcie_ds_dma/pcie_ds_dma/trunk
Для доступа необходимо зарегистрироваться на сайте opencores.org

Доступ к предыдущему хранилищу: http://svn.1gb.ru/ds-dma
Логин: guest
Пароль: guest