Overview
Development IP Core for data transfer on MGT lines for Virtex 5, Virtex 6, Virtex 7 FPGA
English wiki: http://ds-dev.ru/projects/proteq/wiki/English
Разработка протокола обмена по мультигигабитным линиям для ПЛИС Virtex 5, Virtex 6, Virtex 7
Wiki: http://ds-dev.ru/projects/proteq/wiki
Issue tracking
- Bug: 2 open / 2
- Future: 0 open / 0
- Support: 0 open / 0
- Development: 5 open / 5
Members
Менеджер: Dmitry Smekhov
Разработчик: Dmitry Smekhov, Igor Kazinov