Wiki
Version 8 (Dmitry Smekhov, 09/12/2011 02:02 pm) → Version 9/21 (Dmitry Smekhov, 09/15/2011 08:23 am)
h1. Проект DS_DMA
h2. Назначение
Разработка контроллера шины PCI Express для ПЛИС Virtex 5, Virtex 6 фирмы Xilix.
h2. Основные свойства
* Шина PCI Express 1.1 или 2.0 x8
* Два адресных пространства: BAR0, BAR1
* Доступ к регистрам возможен только одиночными 32-х разрядными командами
* Локальная шина 64 или 128 разрядов, 266 МГц
* Два независимых двунаправленных канала DMA
* Канал DMA работает только в режиме SCATTER-GATHER
* Минимальный блок данных для канала DMA - 4 kB
* Дескрипторы объединены в блок дескрипторов. Максимальное число дескрипторов в блоке - 63
* Канал DMA использует 40 разрядные адреса
h2. Описание
* [[Структурная схема]]
* [[Адресное пространство]]
* [[Регистры управления]]
* [[Алгоритмы основных операций]]
h2. IP Core
* [[pcie_core64_m1]] - PCI Express v1.1 x8, Virtex 5, локальная шина 64 разряда
* [[pcie_core64_m4]] - PCI Express v2.0 x4, Virtex 6, локальная шина 64 разряда
* [[pcie_core64_m6]] - PCI Express v1.1 x1, Spartan 6, локальная шина 64 разряда
h2. Проекты
* [[ambpex5_v20_sx50t_core]] - отладка pcie_core64_m1 на модуле AMBPEX5 (Virtex 5)
* [[ml605_lx240t_core]] - отладка pcie_core64_m4 на модуле ML605 (Virtex 6)
* [[sp605_lx45t_core]] - отладка pcie_core64_m6 на модуле SP605 (Spartan 6)
h2. Доступ к исходным текстам
Доступ к исходным текстам возможен через Subversion: http://svn.1gb.ru/ds-dma
Логин: guest
Пароль: guest
h2. Доступ к автоматической документации
* *ambpex5_v20_sx50t_core* - http://src.ds-dev.ru/projects/ds_dma/ambpex5_v20_sx50t_core/classambpex5__v20__sx50t__core.html
* *pcie_core64_m1* - http://src.ds-dev.ru/projects/ds_dma/core/classpcie__core64__m2.html
h2. Дополнительно
* [[Публикации]]
* [[Полезные ссылки]]
* [[Структура каталога хранилища]]