DS_DMA

10/28/2011

08:32 am Development #22: Проект SP605_WISHBONE

В файле pci_exprx_app_m2 установлено TRN_RX_TIMEOUT : INTEGER :=30000
Это осталось от примера Xilinx для Virtex 5 и... Dmitry Smekhov

10/21/2011

10:21 pm Development #26 (Confirmed): Описание регистров BAR1 для шины WISHBONE

Требуется создать описание регистров блоков block_test_check, block_test_generate и общее описание регистров BAR1 Dmitry Smekhov

10:20 pm Development #25 (New): функции обращения к блокам на шине WISHBONE

Требуется создать пакет wb_block_pkg с функциями wb_block_write, wb_block_read для доступа к блокам управления block_... Dmitry Smekhov

10:10 pm Development #22: Проект SP605_WISHBONE

Обнаружена ошибка - преждевременный запуск канала DMA. Чтение данных запускается до установки адреса. Dmitry Smekhov

10:08 pm Bug #24 (Resolved): Преждевременный запуск чтения данных DMA

Если канал DMA запущен в режиме без запросов, или если запрос DMA уже установлен, то первая операция чтения начинаетс... Dmitry Smekhov

10/19/2011

10:34 am Development #22: Проект SP605_WISHBONE

Добавлены компоненты для шины WISHBONE. Компоненты на Verilog. Появились проблемы при моделировании в Active-HDL:
1.... Dmitry Smekhov

10/07/2011

09:22 am Development #23: Возможность приостановки обмена на шине PLD_BUS

Добавлен сигнал ext_fifo_back.complete
В первом приближении работает приём по PB_SLAVE с разрывом по stb1.
Работает... Dmitry Smekhov

07:38 am Development #23 (New): Возможность приостановки обмена на шине PLD_BUS

Требуется реализовать возможность приостановки обмена на шине PLD_BUS
1. Нужно добавить сигнал pb_slave.ready - гото... Dmitry Smekhov

10/04/2011

10:23 pm Сбой сервера

В течении нескольких дней сайт был недоступен в связи со сбоем на хостинге. Dmitry Smekhov